Paskelbti išsamūs „Intel Arrow Lake-S“ procesorių kiekvieno kristalo vaizdai
Apžvalgininkas Andreas Schilling iš „HardwareLuxx“ paskelbė „Intel Arrow Lake-S“ stalinių procesorių čipletų vaizdus su paaiškinimais, demonstruojančiais vidinę skaičiavimo bloko su šių procesorių branduoliais struktūrą, taip pat pagalbinių čipletų išdėstymą.
Pirmajame vaizde matomas visas „Core Ultra 200S“ stalinių procesorių kristalas: didelis skaičiavimo čipletas yra viršutiniame kairiajame kampe, įvesties/išvesties (I/O Die) čipletas – apačioje, o SoC ir integruotos grafikos (iGPU) čipletai – dešinėje. Apatiniame kairiajame ir viršutiniame dešiniajame kampuose yra tušti čipletai, užtikrinantys procesoriaus kristalo struktūrinį vientisumą.
Skaičiavimo branduolių čipletas gaminamas naudojant TSMC N3B (3 nm) technologinį procesą ir jo plotas siekia 117,241 mm². SoC ir I/O Die blokai gaminami pagal brandesnį TSMC N6 (6 nm) procesą. I/O Die čipleto plotas yra 24,475 mm², o SoC – 86,648 mm². Visi čipletai (arba „plytelės“, kaip jas vadina „Intel“) yra ant pagrindo, pagaminto pagal 22 nm „Intel FinFET“ technologiją. „Arrow Lake“ yra pirmieji „Intel“ procesoriai, kuriuose naudojamos konkurentų gamybos technologijos, išskyrus pagrindinį pagrindą.
Kitame vaizde išryškinami visi antrinių „Arrow Lake“ čipletų papildomi komponentai. I/O Die sudėtyje yra „Thunderbolt 4“ valdikliai ir ekrano PHY grandinės, PCI Express bei TBT4 PHY buferiai ir kt. SoC čiplete yra ekrano valdikliai („Display Engine“), medijos variklis, papildomos PCIe PHY grandinės, buferiai ir DDR5 atminties valdikliai. iGPU čipletas, pagamintas pagal TSMC N5P (5 nm) procesą, turi keturis Xe branduolius ir atvaizdavimo bloką, pagrįstą Xe LPG („Arc Alchemist“).
Paskutiniame vaizde detaliai parodytas „Arrow Lake-S“ procesorių skaičiavimo branduolių čipletas, kuris skiriasi nuo kitų „Intel“ procesorių su hibridine didelių ir mažų branduolių architektūra. „Arrow Lake“ atveju „Intel“ nusprendė energiją taupančius E-branduolius išdėstyti tarp našumo P-branduolių, o ne atskirame klasteryje. Keturi iš aštuonių „Lion Cove“ P-branduolių yra čipleto kraštuose, kiti keturi – kristalo centre. Keturi „Skymont“ E-branduolių klasteriai (po keturis branduolius kiekviename) yra tarp „išorinių“ ir „vidinių“ P-branduolių. Ši konfigūracija skirta sumažinti šiluminę apkrovą esant didelei P-branduolių apkrovai (pavyzdžiui, žaidimuose).
Vaizdai taip pat demonstruoja „Arrow Lake-S“ procesorių talpyklos atminties schemą. Kiekvienam P-branduoliui tenka po 3 MB L3 talpyklos (iš viso 36 MB), o kiekvienam E-branduolių klasteriui – po 2 MB L2 talpyklos. Abu branduolių tipai taip pat dalijasi 1,5 MB bendrą talpyklą. Kiekvienas E-branduolių klasteris yra tik vienu žingsniu nutolęs nuo žiedinės magistralės ir P-branduolio. Pati žiedinė magistralė ir 36 MB L3 talpyklos, bendrai naudojamos P- ir E-branduolių (vienas pagrindinių „Arrow Lake“ naujovių), yra čipleto centrinėje zonoje.
„Arrow Lake“ yra viena sudėtingiausių „Intel“ procesorių architektūrų iki šiol ir pirmoji bendrovės čipletinė architektūra, išleista stalinių kompiuterių rinkai. Tačiau pirmasis bandymas buvo nesėkmingas: „Arrow Lake-S“ procesoriai nuvylė savo našumu dėl problemų su magistralės vėlavimais, kuri atsakinga už visų čipletų sujungimą. „Intel“ bando išspręsti šią problemą per programinės įrangos atnaujinimus. Vis dėlto dabartine forma „Core Ultra 200S“ staliniams kompiuteriams negali konkuruoti su „AMD Ryzen 9000“ procesoriais (ypač su „Ryzen 7 9800X3D“) ir net atsilieka žaidimų našumu nuo savo pirmtakų (pavyzdžiui, „Core i9-14900K“).